（原标题：英伟达RISC-V，鲜为东谈主知）

若是您但愿不错浮浅碰头，接待标星保藏哦~

“一个架构、数十种应用门径、数十亿个处理器”这是在本年10月22日召开的RISC-V Summit 2024上，英伟达多媒体架构/ASIC 副总裁Frans Sijstermans所发表的对于英伟达在RISC-V边界的主题演讲。通过最新的一次长远，咱们才了解到，英伟达本色上在这一边界还是深耕多年。

英伟达的RISC-V历史

早在2015年，英伟达就将RISC-V采纳为其专有Falcon MCU的继任架构。Falcon一直是英伟达专有的禁止处理器，讲求在GPU芯片中完成关节的禁止任务。干系词，随起始艺的快速演进，新兴用例对Falcon的功能和性能提议了更高条目，现存的CPU架构和教唆集（ISA）皆难以欣慰。通过比拟多种教唆集，英伟达觉得RISC-V是下一代ISA的正确标的，况兼称“RISC-V 是独一适应咱们扫数程序的架构。”

多样教唆集的轮廓比拟

（开头：RISC-V in NVIDIA，2017）

2016 年，英伟达将基于RISC-V教唆集架构的新式GPU系统处理器 (GSP) 照看有谋略取代其代号为Falcon的快速逻辑禁止器处理器。这款新式RISC-V处理器的代号为NV-RISCV，被用作GPU的禁止器中枢，协调大皆GPU中枢中的扫数内容。

NVIDIA RISC-V Story，2016

（开头：英伟达）

为了达成从专有架构向RISC-V的这一瞥型，英伟达在里面自主研发了RISC-V的硬件与软件。如今，险些扫数的MCU内核皆基于RISC-V架构。在当年近十年的时期里，英伟达还是累计量产了约30亿颗基于RISC-V内核的芯片。同期，英伟达保守算计，预计到2024年，英伟达芯片中将出货约10亿个RISC-V中枢。

开头：NVIDIA RISC-V Summit 2024演讲

笔据英伟达公开的贵寓，当前英伟达还是推出了三类RISC-V禁止器中枢，分辨是NV-RISCV32、NV-RISCV64和NV-RVV，每一类中枢皆针对特定应用进行了优化，展现了极高的生动性和可彭胀性，渐渐取代了英伟达专有的Falcon MCU：

NV-RISCV32：支抓RV32I-MU教唆集，包括乘法、压缩和浮点运算功能。它们使用规矩实施架构，单辐射，性能达到1.8 CM/MHz，主频为1.8 GHz。

NV-RISCV64：支抓RV64I-MSU教唆集，增多了位操作和原子操作功能。其使用乱序实施架构，双辐射，性能普及至5 CM/MHz，主频为2 GHz，并支抓对称多处理（SMP）。

NV-RVV：在NV-RISCV32的基础上增多了向量彭胀（1024位），以支抓高性能向量运算。

英伟达还在RISC-V中枢上增多了卓绝20项自界说彭胀功能，主要包括三大类：（一）功能彭胀：支抓64位物理地址/假造地址彭胀，提供2KB页面大小的支抓；（二）安全性：集成ICD（In-Circuit Debug）的安全调试功能，支抓ROM内存保护；（三）性能优化：提供缓存操作彭胀以普及性能。

英伟达RISC-V中枢的模块化想象还包括多个关节组件，如中断禁止器、Trace Buffer、在电路调试模块以及指导和禁止寄存器等。这些模块与NV MPU（内存保护单位）、PMP（物理内存保护）和PMA（物理内存属性）相攀附，确保了高效的任求实施和数据处贤人商。

一个架构：Peregrine子系统

英伟达的Peregrine子系统是其RISC-V生态系统中的关节想象之一，展现了高效资源愚弄和模块化构建的上风。Peregrine子系统的中枢想象理念是复用。它通过将RISC-V中枢与通用外设相攀附，不仅减少了硬件的冗余，还优化了软件蛊卦经由。

Peregrine接收模块化的构建策略，支抓多种确立选项：举例，外设模块的存在与否不错笔据具体需求生动调度；RISC-V彭胀不错按需启用，以顺应不同应用场景；缓存（Cache）和TCM（紧耦合存储器）的大小支抓参数化确立，确保资源分拨的最优化。

从架构上看，Peregrine子系统由多个关节模块构成：中枢模块是由NV-RISCV中枢以及教唆缓存（ICACHE）和数据缓存（DCACHE）构成。外设则包括中断禁止器、立时数生成器、邮箱通讯模块、定时器。加快引擎含有DMA、RSA/PKA、AES哈希引擎。存储系统包括ROM、ITCM和DTCM，与GPU禁止平面和内存系统详尽集成。

Peregrine子系统的想象至极适用于GPU禁止任务以过甚他需要高效资源照看的场景。这种生动的模块化想象使其大略支抓多种功能，同期通过参数化果然立选项进一步适配特定需求。

Peregrine生态系统将扫数英伟达家具中的镶嵌式硬件和软件妥洽起来，通过摒除基础原语（如讳饰和加密）中的疏导想象，大幅优化资源使用遵循。这种妥洽的架构想象不仅减少了蛊卦资本，还最大化了英伟达家具在软件和硬件层面的协同作用。

Peregrine生态系统率受高度可确立的架构想象，大略大肆适配不同的家具、功能和部署需求。这种生动性使得英伟达的家具大略快速反应市集变化和客户需求，同期为新功能的蛊卦提供了坚实基础。

安全性是Peregrine生态系统的中枢搭救之一，其想象包括：

妥洽的物理挫折缓解设施：为扫数硬件提供一致的保护。

深入的安全预计投资：主动探索并照看潜在的安全风险。

安全架构基础：基于Peregrine和NV-RISCV架构的安全框架，为GPU软件的安全性提供了可靠支抓。

Peregrine子系统通过高度复用和模块化的设政策略，不仅增强了英伟达在RISC-V生态中的竞争力，也为硬件架构的高效化提供了新的范式。这一子系统展现了英伟达在开源手艺与专有改进攀附上的深厚积贮，为GPU禁止和加快任务提供了普遍的支抓。

英伟达将RISC-V用在了那处？

据Frans Sijstermans的先容，基于RISC-V架构，英伟达蛊卦了两种处理器：

1

基于RISC-V的GPU系统处理器（GSP）

英伟达的GPU系统处理器（GSP）是一个基于镶嵌式RISC-V架构的中枢组件，特意用于优化GPU与主机处理器之间的配合。

从硬件结构来看，GSP位于主机处理器与GPU的中间层，通过PCIe接口与主机通讯，并径直禁止GPU的硬件单位和视频内存。GSP基于模块化想象，攀附了多个镶嵌式RISC-V中枢及配合组件：包含多个RV64中枢，一致性互连（Coherent Fabric）、妥洽TCM/缓存，还有一些外围模块。内存接口攀附到GPU的视频内存。IOPMP（输入输出内存保护）提供内存侦查的安全保险。

GSP具有三大首要的功能：（一）内核驱动卸载：GSP禁受了很多传统上由主机内核驱动门径完成的功能，放松了主机处理器的做事，提高了系统合座遵循。（二）减少GPU对CPU的透露：GSP通过中间抽象层的口头，将GPU的初级硬件细节封装起来，缩短了GPU在系统中径直透露给CPU的复杂度。（三）封装GPU初级细节：GSP的软件模块讲求对GPU底层功能的封装，为表层软件提供了简化的接口，同期增强了系统的安全性和可靠性。

GSP的架构想象允许PC或GPU在云霄被多个良友用户分享使用，至极得当假造化和多佃户环境。

英伟达的GPU系统处理器（GSP）不仅在硬件层面展现了普遍的性能优化智商，其软件架构雷同体现了高度生动性和安全性。具体而言，GSP的软件架构支抓多分区模式，允许GPU资源在多个假造机（Guest VM）之间分享。GSP里面的资源照看器讲求为每个假造GPU（vGPU）分拨蓄意时期、内存等资源，确保各分区大略高效运行而互不干涉。每个Guest VM的驱动门径仅与其对应的vGPU运行时期区进行通讯，确保假造机之间的讳饰性和数据安全性。通过卸载内核驱动任务，GSP支抓奥秘蓄意功能，为高安全性应用提供支抓。

这一切普遍的功能，皆是RISC-V架构所提供的基础支抓，包括安全性和讳饰智商以及为GPU集成量身定制的彭胀功能。

2

基于RISC-V的深度学习加快器（DLA）

英伟达的深度学习加快器（Deep Learning Accelerator，DLA）愚弄RISC-V架构的模块化想象和RVV向量彭胀，为深度学习任务提供了高效的硬件加快智商。

硬件层面，DLA接收的是包括NV-RISCV32 (RV32IMC) 和 NV-RVV（RISC-V向量彭胀），分辨用于标量和向量蓄意。模块化想象中包括卷积中枢、SDP（缩放与动态精度处理）、矩阵变换和优化模块RUBIK、CDP（压缩与解压模块）、Cfg DMA（可确立DMA）。内存接口集成了ITCM、DTCM和VTCM等紧耦合存储器，用于高效数据侦查。另外，卷积缓冲器和内存接口优化了数据流传输和并行蓄意。

在编译器上，DLA的编译器集成了RVV编译器和RISC-V通用编译器，编译器不错将多个节点（nodes）整合到一个RVV内核中，优化硬件蓄意遵循。DLA硬件模块径直通过运行时和编译器与高层应用交互。DLA至极适用于深度学习测验、推理优化等应用场景。

在应用上，RISC-V还是在其家具中达成了从功能级别禁止到芯片与系统级别禁止再到数据处理的全面隐私。具体来看，在功能级别，RISC-V被用于处理视频编解码、夸耀、录像头禁止、内存禁止器（主要应用于测验任务）等中枢功能。同期，它也在芯片障碍口和落魄文切换等边界上演关节变装。在系统级别，RISC-V讲求资源照看、电源照看以及安全禁止，进一步普及了芯片的合座运行遵循和可靠性。此外，RISC-V还被应用于数据处理任务，举例采聚会的数据包路由以及深度学习加快器（DLA）中的非GPU任务处理，展现出其在高性能蓄意中的后劲。

从时期线来看，英伟达对RISC-V的应用始于2018年的Turing架构，其时主要聚焦于硬件与软件的基础想象。到2020年的Ampere架构阶段，RISC-V的应用缓缓彭胀至IP集成。在2022年的Ada和Hopper架构中，英伟达进一步强化了RISC-V在安全边界的智商。而预计2024年行将推出的Blackwell架构，英伟达暗示将赓续聚焦RISC-V在性能和彭胀性上的冲破。

英伟达在RISC-V生态的变装

英伟达在RISC-V社区中的变装还是成为该公司手艺战略的首要一环。行动RISC-V International（RVI）的中枢成员，英伟达在董事会和手艺指导委员会中领有代表席位，同期亦然RISE（RISC-V安全生态系统）的中枢成员，并在董事会中领有代表席位。

手艺孝顺方面，英伟达在多个关节边界深度参与了RVI的手艺做事组（WG），包括内存模子、假造内存、真确凿施环境（TEE）、彭胀权限照看（ePMP）、输入输出内存保护（IOPMP）等。此外，英伟达还在外部调试安全、指针屏蔽、禁止流完竣性、内存标记以及教唆/数据一致性等手艺方进取作念出了显贵孝顺。

与此同期，英伟达充分愚弄了RISC-V社区的手艺效果，包括从开源口头中凡俗使用GCC、LLVM、Spike、QEMU、合规性测试器具和SPDM库等。此外，英伟达还接收了AdaCore的Ada/Spark编译器手艺，用于达成高安全性和编译器认证。

通过在社区治理、手艺孝顺和效果愚弄等多方面的深度参与，英伟达在RISC-V边界的布局还是不单是局限于芯片手艺层面，还展现了其在股东开源生态系统发展中的指挥地位。这种战略选拔不仅增强了本身手艺实力，也为RISC-V架构的凡俗应用注入了普遍能源。

结语

综上不错看出，行动一种开源教唆集架构，RISC-V凭借其生动性和可彭胀性，缓缓成为英伟达家具手艺栈的首要构成部分。而且英伟达近来开动走向定制化照看有谋略的策略，而RISC-V绽放架构所提供的解放度和彭胀性为英伟达的定制化策略提供了很大的基础。

定制化策略的刚正体当前以下几方面：1）硬件与软件不错协同想象，大略达成更高的性能和功能整合，从而欣慰特定行业需求。2）客户只需为本色需求确立支付用度，无需承担脱落的硬件功能资本。对于需要专有功能、高性能和可靠性的行业，如东谈主工智能、高性能蓄意和镶嵌式系统，英伟达的这一策略无疑将成为首要的推能源。

半导体极品公众号推选

专注半导体边界更多原创内容

原谅众人半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或支抓，若是有任何异议，接待干系半导体行业不雅察。

今天是《半导体行业不雅察》为您分享的第3957期内容，接待原谅。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的内容就点“在看”分享给小伙伴哦